Cisc, risc e pipeline

Cisc, risc e pipeline

• 1.
  1 Elaborado por Alex AndersonG. Gomes Ra 2012.04996.0 Andressa M. S. Paixão Ra 2012.04996.0 Crisanto Gomes Soares Ra 2012.04996.0 Jonatas da Silva Oliveira Ra 2012.04996.0 Lenita Pereira Costa Ra 2012.04996.0 Marcelo Augusto M. Claudio Ra 2012.04996.0 Roberta Varalda de Almeida Ra 2012.04996.0 Guarulhos 2012
• 2.
  2 CISC, RISC EPIPELINE Hiromasa Nagata
• 3.
  3 Durante grande parteda história dos computadores pessoais o modelo predominante dos microcomputadores tem sido da Intel Corporation. O primeiro processador da IBM PC foi a Intel 80088. As gerações seguintes foram da família 80X86, 80286, 80386, 80486, a partir do 80586 Intel começou a ter concorrentes como AMD, CYRIX e TEXAS INSTRUMENTS Apesar das mudanças, os processadores Intel até o 80486 eram baseados numa filosofia de projeto denominada CISC (Complex Instruction Set Computer), este padrão usa comandos que incorporam muitas instruções mínimas para executar uma simples operação. Um processador com arquitetura CISC é capaz de executar várias informações complexas diferentes. História CISC
• 4.
  4 Características de CISC Umacaracterística de CISC é que ele utiliza uma interpretação para resolver uma grande parte das instruções, isso permite que o processador possua um conjunto maior de instruções dando suporte para o projetista resolver operações. O CISC também é muito utilizado devido o custo que a interpretação tira. Esse modelo de computação também garante maior numero de compatibilidade retirando do projeto de hardware toda complexidade em resolver instruções, facilitando o desenvolvimento de programas , oferecendo uma melhor execução
• 5.
  5 História RISC Desde osprimeiros momentos da Indústria de computadores que os cientistas dos principais fabricantes têm estudado métodos e técnicas que possam aperfeiçoar o desempenho e a capacidade dos sistemas de computação. Aos aspectos atribuídos ao primeiro RISC: projetos marcados por volta de 1975 incluem as observações que os compiladores de memória restritos da época eram frequentemente incapaz de tirar proveitos dos recursos . O termo RISC ( Reduced Instruction Set Computer) é uma linha de arquitetura de processadores que favorecem um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. A maioria dos microprocessadores modernos são RISC’s por exemplo DEC Alpha, SPARC,MIPS e Power PC. O tipo de microprocessador mais usado em Desktops.
• 6.
  6 Características RISC Sua característicaé constituída por um conjunto de instruções básicas que compõe instruções mais complexas, tem sempre um tamanho e uma única maneira de executa-la. Todas as instruções são executadas em um único ciclo, fazendo com que o processador execute varias instruções ao mesmo tempo , tornando o processamento muito mais rápido, isto é possível devido a um tipo de tecnologia chamada de Pipelined. Uma das características mais relevantes da arquitetura RISC é o uso de Pipelining.
• 7.
  7 Pipeline Uma técnica dehardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória onde irão aguarda o momento para serem executados , por exemplo a busca na memória: execução da instruções e referência memória. Se utilizarmos esta técnica uma instrução for iniciada a cada ciclo, mesmo que ela demore mais de uma para finalizar, em média a regra estaria cumprida. Em cinco ciclos, cinco instruções foram iniciadas
• 8.
  8 1 2 34 5 Busca de Instruções A B C D E Execução da instrução A B C D Referência da Memória A B C Pipeline Tabela 1 – Ilustração técnica Pipeline
• 9.
  9 CISC x RISC Máquinas RISC conseguem maior MIPS (Millions of Instructions Per Second) que máquinas CISC .  Para instruções de ponto flutuante, as máquinas RISC necessitam de hardware especial para terem desempenho equivalente às CISC.  Múltiplos conjuntos de registradores das RISC contribuem para um maior desempenho.  Alguns programas criados em linguagens de alto nível precisam de uma biblioteca de procedimentos para rodar eficientemente em máquinas RISC, o que pode ser realizado via microcódigo nas CISC.  Os Compiladores para RISC são mais complexos pois precisam usar eficientemente os recursos de pipeline e de alocação de registradores.
• 10.
  10 CISC x RISC ARQUITETURACISC RISC Implementação de Controle Micro programação Hardware Comprimento das instruções Variável fixo Numero de registradores Baixo (4 bits a 16 bits) Alto (32 bits a 128 bits) Numero de instruções Alto (mais de 100) Médio (aproximadamente 64) Execução de instruções Baixa superposição Alta superposição (Pipeline) Numero de modos de endereçamento Alto (4 ou mais) Baixo (3 ou menos) Tabela 2 – Arquiteturas
• 11.
  11 CISC x RISC RISCCISC Instruções Simples durante 1 ciclo Instruções complexas durante vários ciclos Apenas LOAD/STORE referência a memória Qualquer instrução pode referenciar a memória Alto uso de Pipeline Baixa uso de Pipeline Instruções executadas pelo Hardware Instruções interpretadas pelo Micro programa (Micro programação) Instruções com formato fixo Instruções de vários formatos Poucas Instruções e modo de endereçamentos Muitas Instruções e modo de endereçamentos Múltiplos conjuntos de registradores Conjunto Único de registradores A complexidades esta no compilador A complexidade esta no micro programa Tabela 3 - Comparativa entre as arquiteturas
• 12.
  12 REFERENCIAS  http://www.lac.inpe.br/~celso/cap334/aula2/aula2a/sld010.htm  http://amigonerd.net/trabalho/1991-maquinas-risc-x-maquinas http://www.ifba.edu.br/professores/antoniocarlos/index_arquivos/risccisc pipeline.pdf  http://pt.wikipedia.org/wiki/RISC  http://computersciencestudies.wordpress.com/2011/03/13/processador- risc-x-cisc/